"comet"

Tenemos por parte del medio Wcctech filtrada toda la gama de Comet-Lake-S, con un nuevo socket entre manos (LGA 1200) y sus especificaciones. En esta entrada vamos a mostrarlas y a comentar algunos de los movimientos.

– Comet-Lake-S y las diferencias parciales respecto a Coffe-Lake Refresh

La arquitectura Comet-Lake-S es la arquitectura de la gama de procesadores de Intel de escritorio, pertenece a la décima generación de Intel y viene a sustituir a toda la gama anterior basada en la arquitectura Coffe Lake Refresh (novena generación), todas a su vez basadas en la misma base de la arquitectura Core y esta última en el conocido nodo de 14nm+++ del que la compañía no consigue desprenderse, a pesar de llevar anunciados los 10nm desde 2015.

Esta nueva arquitectura viene de la mano de un socket LGA1200, el cual contiene 49 pines más que su antecesor en la novena/octava/séptima generación el LGA1151, socket ya longevo que a pesar de imponer restricciones mediante microcódigo para comprar nuevas placas, lo usuarios sortearon con modificaciones de BIOS para poder re-aprovechar placas anunciadas como “incompatibles” siendo totalmente funcionales y capacitadas para ello. Esta vez el gigante azul se ha curado en salud y ha sacado un nuevo socket modificando el conteo de pines para que no suceda lo mismo, a pesar de que muy probablemente si hubiesen utilizado el socket LGA1151, podrían haberse reutilizado las mismas placas al basarse en la misma arquitectura con pequeños cambios.

A mayores una de las diferencias clave de esta nueva iteración con respecto a Coffe Lake Refresh, será que Intel incluirá procesadores de 10 núcleos y 20 hilos de procesamiento.

– Características más específicas de Comet-Lake-S

• 10 núcleos y 20 hilos
• Hasta 30 carriles de E / S de alta velocidad PCH-H flexibles
• Hasta 40 carriles PCIe 3.0 (16 CPU, 24 PCH)
• Soporte premium multimedia de contenido 4K
• Intel Wireless-AC (Wi-Fi / BT CNVi)
• Compatibilidad con Intel Wi-Fi 6 (Gig +)
• Pequeñas mejoras del núcleo y mejor overclock de memoria (IMC)
• Soporte integrado USB 3.2 Gen 2×1 (10 Gb / s)
• Tecnología Intel RST
• DSP de audio programable (Open FW SDK)
• Compatibilidad con C10 y S0ix.

Comet Lake-S se lanzaría inicialmente con 9 procesadores, a la espera de nuevos lanzamientos después.

Las gamas basadas en esta “arquitectura” serían los Xeon W, Core i9, Core i7, Core i5, Core i3, Pentium y Celeron. Intel tendría dos diseños del DIE distintos para su familia Comet Lake. Las variantes de 10 núcleos y 8 núcleos se basarían en la oblea Comet Lake-S 10 + 2, mientras que el resto de las partes se basarían en la oblea Comet Lake-S 6 + 2.

Según Intel, la familia Comet Lake de 10th generación ofrecería una mejora del rendimiento del 18% en las cargas de trabajo multihilo en comparación con los procesadores de la 9th generación y una mejora monohilo del 8% con respecto a las piezas de la 9th generacións. Habrá que ver en que queda realmente estas mejoras en el mundo real, ya que normalmente Intel acostumbra a vendernos otro panorama distinto a la hora de contarnos su historia.

– Variantes de Comet-Lake-S que tendremos en el mercado

Vuelve Intel a la carga después de haber presentados los procesadores Comet Lake para portátiles, los cuales no destacan apenas en su segmento por las especificaciones ya conocidas en múltiples ocasiones y es que después de conocer a Skylake, todo lo demás no ha estado nunca lejos desde entonces.

Estos procesadores salen como microprocesadores de décima generación, lo cual muy probablemente genere confusiones con la nueva arquitectura Ice Lake por compartir la misma numeración.

Tenemos poco que destacar, seguimos en el nodo de 14nm++++++…++++++… con 6/12 como tope de gama, lo cual todavía aquí no se presenta el problema que sufrirá su gama doméstica en las mismas condiciones de sobrecalentamiento, hablando de temperaturas tal vez los TDP nos llaman la atención que, indiferentemente de las frecuencias y núcleos mostradas en las tablas, comparten todos el mismo en la serie U… algo que sabemos de sobra que queda en papel mojado, puesto que técnicamente es imposible pero no hay un estándar definido en la industria, así que cada fabricante puede medir el TDP bajo sus condiciones como le plazca.

Comparten iGPU con su arquitectura bisabuela, Skylake… a diferencia de la nueva serie basada en Ice Lake, la cual el nuevo departamento gráfico de Intel ya ha metido mano profundamente para mejorarla.

Presentados los procesadores “Comet Lake” para portátiles, otros más entre muchos muy similares.

Como otras tantas veces que hemos hablado de la arquitectura Zen y Zen 2, vamos a empezar a indagar en la tripa de los procesadores del gigante azul y sus variantes de la arquitectura Core, el porqué no son iguales y lo que conlleva utilizar diseños distintos dependiendo de la gama, a diferencia de AMD que utiliza los mismos para todo con su correspondiente penalización en ciertos escenarios. Diferenciando arquitecturas de Intel, Ring BUS vs MESH.

La distinción de diseños para la gama HEDT (alto rendimiento) o mainstream (doméstica) viene dada básicamente por el conteo de núcleos final del mismo, dado que la arquitectura Core lleva con nosotros casi una década y ha abarcado la gama de servidor, alto rendimiento y doméstica durante todo este tiempo con éxito compartiendo en común el diseño del núcleo, pero dependiendo de la necesidad del mercado debían priorizar la conexión entre ellos en virtud de las tareas que fuesen a procesar los mismos.

– Ring BUS (anillo), el diseño de la gama mainstream y vieja HEDT

Este diseño de arquitectura ha interconectado los núcleos de Intel desde los inicios hasta ahora, en la gama HEDT hasta la plataforma X99, en mainstream lo sigue haciendo en su novena generación y probablemente en su décima con Comet-Lake.

Su diseño se basa en una intercomunicación entre núcleos de baja latencia, la particularidad que tiene es que con un recuento de núcleos mayor la latencia intracore aumenta de manera lineal, según los núcleos que conforme el conteo final del procesador.

Es decir, que las ventajas que aporta el anillo en las gamas HEDT o de servidor pueden tener beneficio sobre MESH (malla) hasta determinado momento… pensando a escala pequeña puede que para nuestro uso no encontremos explicación a este fenómeno, pero ahora veremos porqué en si la malla tiene sus beneficios.

– MESH (malla), los nuevos diseños de HEDT y servidor

El diseño MESH hace aparición en la plataforma X299 con la séptima generación basada en Skylake-EP (78nnX) y en la gama Xeon v3.

Fundamentalmente es un diseño con mayor latencia intracore que ring-bus, con la particularidad de que esta no sigue aumentando cuando añadimos más nodos (núcleos y cachés de los mismos) interconectadas a la malla, lo que permite una escalabilidad mayor a la hora de hacer diseños grandes en el conteo de núcleos donde ring-bus en determinado momento padecería latencias mayores que este diseño.

Evidentemente el núcleo basado en la arquitectura Core sigue siendo el mismo con todas sus particularidades, pero el tener mayor latencia intracore en la comunicación del conjunto incluso en conteos de núcleos inferiores perjudica en ciertos escenarios donde se dispare la comunicación entre los mismos y sus cachés, como sucede con los juegos o tareas símiles.

Por eso en comparaciones directas con la gama mainstream, en igualdad de condiciones en frecuencias y configuraciones, a pesar de conformar en este escenario el mismo núcleo entre ambas ganas, la distribución de su conexión interna favorece al diseño mainstream por su configuración ring-bus, haciendo que los diseños X299 se asemejen al resultado más cercano a lo que tenemos con un RyZen en este escenario.

– La semejanza de MESH y el rediseño de arquitectura Zen 2

Si en algo podemos comparar a estos dos tipos de diseños, es el objetivo que tienen de solucionar un problema en auge que supone la escalabilidad del conteo de núcleos desmesuradamente como está sucediendo en estos últimos tres años.

– Un poco de historia

Todo esto comenzó con la aparición de la arquitectura Zen 1, la base de toda la revolución que sufrimos actualmente en el mercado de CPU, la cual comenzó trayendo un diseño MCM escalable sin igual en el mercado, que ha permitido introducir procesadores sobre-dimensionados en conteo de núcleos gracias a la posibilidad de interconectar matrices de silicio entre ellas, haciendo un diseño escalable mucho más barato que su principal competidor Intel.

Este diseño nació pensado para el mercado de servidor (el sector donde realmente aportan dinero las CPU y no el doméstico, que es una parte minoritaria), que acompañado de la falta de recursos por parte de la compañía que los llevó al borde de la quiebra, simplificó el diseño y lo portó a todos los mercados, incluido el doméstico.

Este diseño permitía una gran cantidad de núcleos baratos, con un aprovechamiento por oblea de silicio excepcional pero con una lacra muy importante, latencias intracore altas entre los núcleos que excedían el conteo total de la matriz de silicio propia, sin contar los problemas en las unidades de servidor y HEDT que hacía que ciertos silicios no tuvieran acceso directo a memoria, disparando también el tiempo de acceso a esta.

– MESH y arquitectura Zen 2, solucionando el mismo problema

En la arquitectura Zen 2, la cual duplica núcleos a las anteriores iteraciones de la plataforma, AMD tomó el camino apropiado para conseguir el mismo resultado que Intel consiguió con MESH, reducir las latencias intracore en vez de aumentarlas con el aumento de núcleos y a mayores las añadidas de acceso a memoria por tener DIEs sin acceso directo a la misma.

Su diseño se basa en un concentrador (I/O DIE) donde todos los nodos (núcleos y cachés) interconectan entre sí por él, haciendo que la inclusión de más nodos al conjunto no tenga una consecuencia significativa en el acceso entre ellos, como si sucedía en su diseño original Zen 1 al tener que pasar la información por múltiples nodos antes de llegar al nodo objetivo, si dicho nodo no tenía comunicación directa con el que enviaba la información.

¡Hasta aquí diferenciando arquitecturas de Intel, Ring BUS vs MESH!, dudas recordad que tenéis los enlaces marcados en verde como vínculos que os llevan a explicaros detalladamente los conceptos, además de estar nosotros aquí para resolver tus dudas en los comentarios.

Gracias por tu atención.

A día de hoy si algo sabemos con certeza sobre Zen 3, es que su diseño como arquitectura está terminado y que hará gala del como muy pronto en el Q4 de 2020, pero si bien aparentemente solo sabemos esto, se han dejado entrever datos interesantes sobre posibles cambios que auguran en el diseño de toda la gama 4000 en todos los ámbitos (servidor y mainstream), Zen 3 y primeros indicios del diseño en una presentación en vídeo de EPYC por parte de AMD.

– Roadmap EPYC, desmiente el 4-Way SMT

Viendo el roadmap que muestra AMD en la presentación, en la parte señalada como “Max Cores / Threads“, vendría a decirnos básicamente que el número de hilos total sería 2X al número de núcleos, como ocurre actualmente con todas las arquitecturas Zen con SMT mostradas, lo cual desmontaría el rumor del que hablamos sobre el 4-Way SMT en Zen 3 en esta noticia anterior.

– Zen 3 y primeros indicios del diseño muestran cambios en el núcleo

AMD también ha dejado al descubierto una diapositiva muy interesante sobre el nuevo diseño del núcleo Zen 3, en el cual hemos podido apreciar un cambio interesante.

Zen, Zen+ y Zen 2 tiene una división en su memoria caché L3 peculiar por su diseño basado en CCX y a su vez en Zen 2 en una unidad mayor conocida como chiplets (formados por dos CCX en su conjunto), como bien os mostramos en este diseño de Zen vs Zen 2.

Este diseño tiene una caché L3 propia por cada CCX que compone un chiplet, es decir que en un chiplet completo tenemos dos cachés L3 distintas indiferentemente de la revisión de arquitectura y del tamaño de cada una tanto en Zen/Zen+ como en Zen 2, podemos ver el ejemplo más claramente porque CPU-Z nos lo muestra perfectamente cuando lo ejecutamos en un microprocesador Zen.

El 2700X es un procesador compuesto por un chiplet (aunque cuando se diseñó todavía no se sabía que se llamaría así en Zen 2), con dos CCX que disponen de 8MB de caché L3 cada uno y el 3700X tiene exactamente el mismo diseño en este ámbito, dos CCX con caché L3 independiente cada uno pero con el tamaño duplicado respecto a su antecesor.

Con Zen 3 y el diseño del núcleo mostrado sucede algo muy peculiar, como podemos apreciar en esta diapositiva.

En el núcleo Zen 3 aparentemente tendremos una caché simplemente, no dos por CCX… esto nos hace presagiar que el chiplet podría pasar de ser dos matrices (CCX) a ser una matriz monolítica de 8 núcleos y 16 hilos por chiplet para Zen 3, con una única caché y evidentemente con todo lo que eso conlleva (latencias intracore mínimas y diseños monolíticos para los procesadores de gama doméstica con 8 núcleos y 16 hilos o menos).

El diseño a pesar de ser de EPYC, todos sabemos sobradamente que estos diseños luego se extrapolan a la gama mainstream por el ahorro de costes que conlleva mantener el mismo diseño, solo que siempre suceden con menos chiplets y un conteo de núcleo final menor a las gamas HEDT y de servidor.

De ser cierto todo lo que parece presagiar estas diapositivas, estaríamos ante un cambio bastante bueno para Zen 3, todo ello bajo un nodo de 7nm+ EUV y con compatibilidad con toda la gama del socket AM4 a diferencia de su homólogo azul, que ya requiere de nuevas placas para su nueva arquitectura Comet Lake a pesar de que probablemente en rendimiento total, no se acerque a la gama top de estos mismos procesadores.

Zen 3 y primeros indicios del diseño, muy interesantes que nos hace pensar que AMD ha vuelto no solo para quedarse, si no para comerse el mercado.

Las aplicaciones del mundo real según Intel, unas declaraciones del gigante azul en contra de la arquitectura Zen 2 que nos muestra el medio Xfastest, que realmente son ciertas y no son discutibles con la información que aporta Intel, aunque por intereses solo se muestre la información que a ellos les parece relevante y no muestren todas las cartas sobre la mesa, lo común en cualquier compañía moderna.

Intel declara que sus CPU solo pierden en Cinebench contra las CPU de las mismas gamas basadas en Zen 2 de AMD, para lo cual muestran distintas pruebas monohilo para demostrarlo.

– Pruebas monohilo, 9700K y 9900K a la cabeza:

Los porcentajes de mejora de unos microprocesadores mayormente en aplicaciones monohilo son muy escuetos, no podemos sacar más de donde no hay puesto que el IPC de AMD actualmente supera a Intel, donde esta diferencia a favor de Intel viene dada por las frecuencias turbo mayores que le provee su arquitectura ya madura Core y el refinado proceso de fabricación con tantos años, los 14nm+++ haciendo que las frecuencias sean bastante mayores que el rival consiguiendo paliar la diferencia de IPC, finalmente consiguiendo que en monohilo queden algo por encima, en su 9900K son 5GHz y en el 9700K son 4.9GHz, contra las de AMD que consigue similar rendimiento a unos 4.6GHz de frecuencia turbo, que en muchos casos no es real puesto no supera los 4.5GHz realmente por sus problemas con las frecuencia turbo de los que hablaremos más adelante en esta misma noticia.

Podemos decir que incluso en este escenario un i3-8350K a 5GHz quedarían muy símiles en estas pruebas, estamos comparando el handicap monohilo de manera mayoritaria, donde la diferencia entre todos estos procesadores radica hasta donde sube cada uno y el IPC que tienen, así que un simple i3 a 5GHz quedaría similar que un 9900K en muchas tareas.

– Juegos, donde el mononúcleo y la arquitectura monolítica marca una pequeña diferencia:

Basándonos en el punto anterior donde las pruebas en los procesadores Intel superan a AMD en rendimiento monohilo, este punto también los beneficia en la mayoría de juegos donde o se hace uso de menos de 8 hilos o son muy monohilo-dependientes, tendencia que ya está cambiando pero todavía nos queda tiempo para que esto sea muy palpable.

Nada que objetar, Intel mantiene la corona del gaming, en muchos casos por la mínima (10 FPS más o menos), en otros con una diferencia más pronunciada, e incluso en otras pierde (juegos que hacen uso intensivo de multinúcleo), por un IPC similar, un SMT (Simultaneous Multi-Threading) más eficiente que HT (Hyperthreading) y mejor aprovechamiento multihilo.

Un dato curioso y erróneo en esa imagen, es que CS:GO se encuentra en el bando equivocado, puesto que podemos ver como en muchos vídeos de la red encontramos como toda la gama de RyZen 3000 gana en frames en la prueba de rendimiento del juego a toda la gama de Intel, demostrando que en IPC son superiores e incluso con la diferencia de frecuencias, sin ser penalizados por las latencias puesto que solo utilizan un núcleo.

– Pruebas multihilo, solo Cinebench y una simulación:

Como pruebas multihilo, la compañía se ha curado en salud y simplemente ha salido a declarar que sus CPUs solo pierden en Cinebench, tal vez porque no han interesado mostrar otros tipo de pruebas más, que unos procesadores tengan un 33% más de núcleos y en monohilo rindan de manera similar o incluso superior en algunos casos no es moco de pavo a pesar de pecar de latencias de acceso e interconexión, tal vez fuese arriesgado hablar de algo más que los dos puntos débiles de una arquitectura modular a la cual seguramente ellos acaben apostando en un futuro por las limitaciones del silicio, esperemos que de mejor manera para que estas capturas no los persiga.

Una simulación de fluidos es un escenario real totalmente, en el cual algo muy primordial y dependiendo de la herramienta a utilizar es la velocidad de las memorias y el tiempo de acceso a memoria, un talón de Aquiles que siempre perseguirá a AMD con su arquitectura modular y su bus Infinity Fabric, la cual no puede conseguir equipararse a una arquitectura monolítica. Esto de igual manera afecta a cualquier diseño MCM actual o futuro de cualquier marca como podría ser EMIB, un diseño de MCM posiblemente utilizado en el futuro por Intel, puesto que siempre se creará un porcentaje mayor de latencia que cualquier diseño monolítico.

En este escenario concreto, un 9700K terminó la simulación en unos 15 minutos y el 3900X en unos 17, el cual los tiempos de acceso a los núcleos contiguos de Intel son de 44ns vs a los 78ns de AMD y en acceso a memoria unos 62ns contra unos 75ns de AMD.

Cabe recalcar que no sabemos con que memorias se ha hecho estas pruebas ni que frecuencias internas, lo cual siendo una prueba de un fabricante y no de un medio imparcial no podemos tomar al 100% de credibilidad.

El rendimiento puede variar puesto que tenemos un bus que controla la frecuencia de Infinity Fabric, el cual podemos subir su frecuencia y un elemento como las memorias, que podemos elegirlas personalmente y a frecuencias determinadas, lo cual pueden variar el resultado de las pruebas bastante, pero igualmente estamos ante dos diseños muy distintos y el claro ganador es Intel, por su diseño monolítico.

– Frecuencias Turbo, el terrible error de AMD:

AMD ha cometido un terrible error aquí el cual su rival ha hecho hincapié, lo cual está muy bien porque en un producto de estas especificaciones no se debe cometer estos errores, ni otros tantos a los que no han hecho mella pero podrían haberlo hecho (referente a BIOS, AGESA y demás).

AMD anunció unas frecuencias máximas turbo, las cual no se cumplen en muchos casos por la limitación del silicio y los límites que impone el propio silicio para no violar los límites seguro de este bajo XFR, ni tampoco anunció específicamente que sus frecuencias turbo se limitan a dos núcleos bajo cargas ligeras, lo cual poco que objetar aquí.

Las aplicaciones del mundo real según Intel, aquí termina este artículo… el siguiente será más interesante, en el cual hablaremos de “las aplicaciones del mundo real, según el mundo real al completo”, por el cual las aplicaciones del mundo real según Intel probablemente queden eclipsadas.

Intel décima generación a 14nm+++, hace poquitos días se ha filtrado una diapositiva de lo que viene a ser parte la supuesta décima generación de procesadores de Intel, al parecer no podemos confirmar del todo aún que sea real al 100% puesto que puede ser una filtración falsa, pero hablaremos parte de ello aquí por si realmente termina siendo real.

Intel décima generación a 14nm+++, generación de procesadores que vendría a competir con Ryzen 3000.

De ser cierto lo que vemos en esa diapositiva, sería ya la quinta generación en la que se ha “refritado” este nodo, es decir que vendría a confirmar por enésima vez los problemas que tiene Intel de poder sacar matrices en 10nm con múltiples núcleos y para otro uso que no sea procesadores “U”, esas que anunciaban hace poco con un IPC increíble para poder enseñar algo de humo contra la abrumadora respuesta de AMD con Zen 2 al presentarse.

Repetir el famoso nodo de 14nm+++ en sus dies ya les ha traído problemas de temperatura en sus flamantes 9900K con una configuración de 8 núcleos y 16 hilos a pesar de volver a usar una soldadura TIM en el encapsulado, repetir esto con una configuración de 10 núcleos y 20 hilos en el tope de gama sería un desastre con el control de la temperatura, sobretodo bajo condiciones de overclock, que es el hándicap en el que todavía Intel puede hacer hincapié… lo que en parte podría beneficiar a la competencia, que ofrece 12 núcleos – 24 hilos con mayor IPC y mejor manejo de temperaturas por su novedoso nodo a 7nm.

Como pequeño análisis de la diapositiva, lo más interesante es a pesar de ser la misma arquitectura que Skylake, Kaby Lake, Coffe Lake… conservando prácticamente los mismos TDP, Intel obligaría a un nuevo cambio de socket, siendo este el LGA1159, 8 pines más que el actual LGA1151, algo nada nuevo puesto que esta compañía acostumbra al gasto innecesario a sus clientes y no creo personalmente que añadir 8 pines más haga una diferencia notable en la gestión de energía de estos procesadores, si no que su intención es que los clientes no puedan montar estos procesadores en placas anteriores sin pasar por caja con una nueva placa, con Coffe Lake y los chipset Z170/270 se ha demostrado de manera sobrada que habilitando el soporte con Mod BIOS se han podido usar estos chipset con los últimos procesadores con total compatibilidad, chipset a los que Intel no ha dado soporte por la misma historia de siempre, hacer pasar por el aro a sus clientes.

Otro detalle importante es que pasamos a tener la gama baja i3 con 4 núcleos y 8 hilos, bendita competencia que tanto molesta… buenos procesadores con las ventajas de IPC de Intel e iGPU integrada, más otro detalle… los i7 recuperan el Hyperthreading, algo que le quitaron a una gama tan emblemática en la novena generación a cambio de dar incentivo de compra a su nueva gama i9.

Poco más que decir, parece un movimiento algo arriesgado y desesperado ofrecer estos procesadores ahora mismo a ese nodo, puesto que ellos saben mejor que todos nosotros que ese tope de gama va a ser el mismísimo infierno, pero lo positivo que sacamos es que tenemos competencia y nos beneficiamos todos de eso, cuando dos años atrás veíamos al mundo felices con sus i3 de décima generación, ahora de repente los vemos comprando 8 y 10 núcleos gracias a la competencia.

Continuando con la entrada anterior, seguimos desmenuzando la nueva arquitectura Zen 2 que incluyen los procesadores de tercera generación de AMD.

• Cambio de arquitectura en la gama mainstream

En la entrada anterior y haciendo un poco de intro con esta, comentamos la disminución de latencias en la gama de servidor y HEDT que aporta el cambio entre la arquitectura Zen vs Zen2 y el aumento de las mismas en la gama mainstream al tener un intermediario como es el I/O die en un diseño más simple y funcional como era el de Zen+.

Ahora es hora de hablar de todos los beneficios del cambio de la arquitectura Zen vs Zen2, uno de ellos y el más importante de la arquitectura es gracias a la reducción de nodo, que entra en juego el nuevo concepto de chiplet. En la anterior arquitectura teníamos el concepto de CCX (CPU Core Complex), el cual es una matriz de silicio compuesta de 4 núcleos y 8 hilos escalable, la cual su unión con otro CCX mediante el BUS Infinity Fabric era posible crear un silicio que formaba 8c y 16t formando así el DIE llamado “Zeppelin” de las generaciones anteriores en todas las gamas mainstream.

Ahora este DIE completo ha pasado a llamarse chiplet en esta nueva interacción, que gracias a externalizar varios componentes al I/O die y la reducción de nodo ha pasado a ser un elemento mucho más pequeño y el concepto de CCX aunque sigue existiendo, ha pasado a ser un elemento de segundo plano.

Este nuevo diseño permite que prácticamente en el mismo espacio que la anterior interacción se puedan duplicar el número de núcleos/hilos de la interacción anterior, tanto en la gama mainstream como en la HEDT y servidor y a un coste mucho mas barato que un diseño monolítico, por el aumento de unidades funcionales por obleas al ser mucho mas simple de producir y por las posibilidades de binnado que ofrece este tipo de diseño.

• Mejora del BUS Infinity Fabric

En esta nueva arquitectura, el BUS más importante de intercomunicación en el que se basa toda la arquitectura Zen/+ y Zen 2 llamado Infinity Fabric, ha sufrido importantes cambios para mejorar su cometido.

El ancho de banda de este BUS en su primera interacción era de 22GB/s por enlace, esto ocasionaba que en cargas pesadas en las que se compartía mucha información entre sus CCX pudiese llegar a saturarse antes creando mayores latencias en la comunicación entre núcleos de distintas matrices, esto se ha paliado mayormente pasando a ser actualmente de 100GB/s por enlace en su versión 2.0 aparte de existir más enlaces, tanto en la comunicación entre chiplets como con el I/O Die, como podemos ver en la captura anterior donde se muestran las diferencia de la arquitectura.

• Aumento de IPC y frecuencias de la arquitectura Zen vs Zen2, duplicadas las unidades SIMD

Zen/+ en contra de su homólogo azul en la arquitectura Core, siempre ha pecado de tener un menor IPC a la competencia a pesar de destacar en multihilo gracias a sus múltiples núcleos, lo que a igualdad de núcleos hacía que Core fuese superior en todos los escenarios.

Esto no es lo que sucede en Zen 2, en el que por fín en igualdad de condiciones Zen 2 como mínimo ha igualado el IPC de la arquitectura Core gracias al aumento del 12-15% de IPC respecto a la interacción de Zen/+ y alrededor de un +50% bajo instrucciones SIMD también en relación a esta.

El aumento de IPC en tareas comunes viene dado gracias a la reducción de nodo, los cambios en el prefetcher y en parte al aumento de las cachés.

Las instrucciones SIMD han sufrido un gran cambio, en Zen/+ teníamos 4 unidades AVX de 128 bits que podían combinarse en dos ciclos de reloj para hacer instrucciones de AVX2 a diferencia de Intel, que podía realizar la misma operación en un solo ciclo gracias a poseer 4 unidades AVX2.

En Zen 2 esto ha cambiado, gracias a que AMD ha implementado 4 unidades SIMD de AVX2 de 256 bits en su nueva arquitectura, poniéndose a la altura de la arquitectura Core y duplicando el rendimiento en un 50% teórico en los escenarios donde se aproveche dichas extensiones.

La mejora definitiva para AMD entre la arquitectura Zen vs Zen2 también viene dada gracias al aumento de las frecuencias, las cuales ha conseguido gracias al nodo de 7nm fabricado por TSMC, que consigue una mejora sustancial a favor de la arquitectura.

Por último, rematamos en la tercera entrada lo que queda de matizar de la arquitectura Zen vs Zen2 aquí.

¡Gracias por la atención!